In this thesis, we minimize final interconnections cost during the process of spare cell selection for functional change.

• 在这篇论文中，我们最小化最后连线的花费于选择备用的逻辑元件过程以应付电路功能的改变。